光电工程师社区

标题: 从三星30nm级别制程DDR3芯片实测数据看专家如何判定内存芯片节点制程等级 [打印本页]

作者: update 时间: 2011-2-9 10:21
标题: 从三星30nm级别制程DDR3芯片实测数据看专家如何判定内存芯片节点制程等级
三星公司宣布自己将成为市场上首家推出“30nm级别“DDR3内存芯片产品的公司时，UBM TechInsights网站的分析师便开始焦急地等待对这款产品的实物进行分析的机会，如今他们终于得偿所愿，得到了三星这款编号为 K4B2G0846D的芯片产品实物。话题的焦点基本聚集在验证韩国人”30nm级别“的说法是否有理有据，他们的产品又是如何做到这点的这两个问题上。

三星 K4B2G0846D 2Gbit DDR3 SDRAM芯片图

当然，目前厂商衡量节点关键尺寸的方法有很多种，有些厂商喜欢用栅极长度为节点制程的代号，而有些厂商如Intel则比较强调栅极距（pitch）的尺寸，此前台积电的40nm工艺便曾经引起过相当的争议，因此判断这个问题比较令人信服的方法应该是全面考察这款芯片各部分结构的尺寸，而不是仅仅关注产品中的某种尺寸参数是否满足要求。

那么，采用这种分析方法来分析三星的这款最新内存芯片产品，会得到什么样的结果呢？为了更好地理解三星这款新产品，我们先来看一组该产品与其它几款DDR3芯片产品的尺寸对比数据：

表 1: 不同厂家生产的不同节点制程内存芯片产品的尺寸参数对比

Wordline/Bitline最简要的原理说明图

Pitch/Half pitch的最简要原理说明图

表中我们可以发现一个很有趣的情况，那就是各厂商产品中不同种类半节距尺寸的比值不尽相同，而且这些半节距尺寸与晶体管单元面积的比例关系也各有不同。比如三星公司的产品其浅槽隔离结构的半节距尺寸比字线半节距尺寸明显小一些，而镁光公司的产品情况则恰好相反。

无论如何，芯片厂商升级制程的最终目的应该是缩减单元晶体管的占地面积。从这点上看，三星目前的领先地位是比较明显的。那么他们是如何做到这一点的呢？从上表中我们可以看到，三星各代产品通常会选择将产品的单个特征尺寸进行缩减，将浅槽隔离部分的特征尺寸减少如此多的数值在工程上而言其难度是相当大的。

不过，稍微令我们失望的是，除此之外三星的这款新芯片在晶体管单元结构方面并没有发生多大变化，因此单元晶体管配置方面应该仍然遵循6F2的架构设计，尽管如此其晶体管单元面积仍可相对同样来自三星的48nm产品减小38%，相比镁光的42nm产品则缩减24%左右。

尽管我们对这款产品芯片字线半极距的测量数据显示其尺寸规格是基于46nm的，但在浅槽隔离半节距方面则相比前代产品缩减了不少，因此我想如果我们说这款芯片产品基于30nm的说法应该是可信的。然而，如果按传统6F2架构的计算方法，30nm制程便意味着其中的F值=30nm，这样用2FX3F=(0.03umX2)X(0.03umX3)=0.0054平方微米，
算出来的这款30nm晶体管单元面积应该要比我们实测的0.0085平方微米更小一些。

而按我们的测算结果，6F2中的F值应该在37-38nm之间才比较符合其实际的晶体管单元面积，这样便会在如何具体定义三星这款芯片的节点尺寸上发生一些争议，我想这也许就是三星仅称这款芯片是“30nm级别制程”的原因。究竟该如何具体定位这款产品节点制程的争论虽然还会继续，但三星这款芯片产品无疑在内存芯片制程技术方面无疑是一次里程碑式的突破。

三星30nm级别制程DDR3内存芯片剖面图

从技术角度说，当然还有除了这款芯片究竟该归类成哪一级别节点制程之外的更多内容可以值得我们关注。三星历来都有在某种新制程技术即将成为必备技术之前提前启用这些技术的传统，那么这次他们是不是也启用了什么新的制程技术呢？这一点就要视内存业界的反响才能够进一步确切地判定了。

另外，我们从三星的文件中还发现，这款芯片产品的省电性能方面有显著提升，可见除了尺寸缩减之外，三星应该还在这款芯片中采用了另外一些新的制程技术。这样，三星的这款产品便可以为其客户节省大量电能损耗，同时又能缩减自己的内部制造成本，当然这种新制程能否真的实现这两个目的则要看产品的后续销售使用状况而定。

作者: wu4laohu 时间: 2011-3-8 17:08
顶一下，不错不错....

欢迎光临光电工程师社区 (http://bbs.oecr.com/)