VERILOG—XL CADENCE 逻辑仿真 VERILOG就是CADENCE的发明，我们的版本比较老，现在该工具是不是停止开发了？CADENCE 新推都叫NC-VERILOG。SYNOPSYS的VCS是不是比NC强，反正两公司喊的挺凶，哪位对这个两个东西都比较了解，不妨对比一下。PC上的Model Sim也很不错。我一直觉得仿真是数字逻辑设计的核心，DEGUG靠脑子和手推是不够用的。可惜往往有时候还不能过分依赖仿真结果，因为一些因素还是不能完全包罗进去。如果哪天真的仿真完芯片就必定OK了，做芯片的乐趣也没了。
DRACULA CADENCE LVS、DRC、ERC、LPE 虽然比较老，已经成了CADENCE搭售的产品，但是经典了。
STAR—SIM SYNOPSYS（原AVANT！） 后仿真 如果你对小规模的电路不放心（尤其是自建库的设计），用这个做一次FULL-CHIP的后仿真，问题就不大了。还有一个是查电路的故障，一个芯片所有逻辑设计都对的，东西就出不来，可以针对性的仿真内部的关键信号。不看过就不知道，其实内部信号的传输远不如你在数字仿真时漂亮。
以上都是传统工具，还有好多新出的工具，因为只是停留在概念基础上，不敢评论了。
以下是几个硬件工具： 示波器、信号发生器、逻辑分析仪： 尤其是逻辑分析仪，查找硬件故障，甚至分析简单的通讯协议，好东西。 FIB： 就是聚焦离子束，用来修改芯片逻辑实在太爽了。FIB的高手还可以帮你挖开二次铝修改底下的一次铝。 探针台： 这个你可以扎到你没有邦定的PAD上测试，配合使用FIB就更好了，可以测试电路内部几乎任意点的信号值。 电镜扫描仪： 如果你的电路有缺陷（比如功耗大），它能帮你查出一部分的问题，但铝短路情况查不出。我一直对怎样查出连铝这样的问题比较感兴趣，总之为了得到这样一个诊断结果我跑了好几个地方，花了不少钱和几个月时间。 芯片测试仪： 这个一般倒不必非摸透，大概了解点对设计有好处。
我的观点也一样，好的工具事半功倍，但一个设计的灵魂还在人的创造性劳动，千万别被眼花缭乱的工具升级迷了眼。
| 欢迎光临 光电工程师社区 (http://bbs.oecr.com/) | Powered by Discuz! X3.2 |