发布40nm CMOS、高频双极晶体管及高耐压IC使用TCAD的应用事例

东芝、瑞萨及富士电机分别发布40nm CMOS、高频双极晶体管及高耐压IC使用TCAD的应用事例

　新思科技日本（Synopsys）2010年7月9日在东京品川举办了与TCAD相关的非公开研讨会“Synopsys TCAD Seminar 2010”。由电装发表主题演讲（参阅本站报道）、新思科技日本介绍产品之后，东芝、瑞萨电子及富士电机控股3家公司分别作为TCAD用户发表了演讲。

　　3家企业的TCAD（主要为工艺模拟器与元器件模拟器）应用领域各不相同。东芝将其用于40nm CMOS的初期量产，瑞萨将其用于使用高频双极晶体管的IC开发，富士电机则将其用于高耐压晶体管的开发。第一位登台发表演讲的是东芝的吉村尚郎（系统LSI事业部系统LSI元器件技术开发部系统LSI元器件技术第一参事）。演讲题目为“CMOS逻辑LSI量产初期阶段的TCAD应用事例”。

可试制次数有限

　　吉村表示，在微细化不断发展、小批量试制成本急剧上涨等背景下，通过使用TCAD来减少试制次数比以往变得更为重要。TCAD“已被用于各个阶段”（吉村），包括性能指标的制定、工艺开发以及初期量产（启动）等。作为用于初期量产的具体事例，吉村此次介绍了该公司大分工厂的300mm生产线开始采用40nm CMOS工艺时的多个TCAD应用事例。

　　使用TCAD的好处首先是工艺偏差减小。最初，pMOS晶体管的阈值电压偏差（3σ）较大，但使用TCAD对源漏极剖面和Halo剖面的重叠区域进行优化之后，3σ减小了36％。第二个好处是能够了解MOS FET硅底板凹槽的影响。据介绍，东芝通过TCAD发现即使是数nm的微小凹槽也会对产品造成很大影响，因此重新研发了工艺。

　　第三是确认在栅极旁边的扩展区域嵌入碳的效果。据称，使用TCAD进行验证的结果表明，嵌入碳的效果大于预期。第四是使用TCAD解决了因晶圆上的位置不同导致ｐMOS的导通电流发生变化的问题。最初，导通电流会在晶圆中心部发生劣化，不过后来通过优化源漏极及嵌入式SiGe的形状，实现了导通电流的均匀化。

　　第五个好处是解决了量子阱之间分离的问题。最初产品中存在耐压较低的部分，但后来使用TCAD研究出了多种修改方案，并在短时间内解决了这一问题。第六个事例与SPICE模型制作有关。利用TCAD使MOSFET具备I-V特性，可在试制前开始设计电路。第七是分析MOSFET布局依存性。因周边布局不同，会导致应力发生变化，从而对MOSFET的特性造成影响，但使用TCAD能以高精度分析MOSFET布局依存性。

　接下来由来自瑞萨的高阶礼儿（模拟＆功率事业本部化合物元器件事业部光元件专家）登台演讲。演讲题目为“利用3D TCAD提取VBIC参数”。高阶介绍了采用TCAD提取截止频率高达6GHz的双极晶体管VBIC（Vertical Bipolar Intercompany）模型参数的事例。

　　高阶表示，提取双极晶体管模型参数时，以往很少使用TCAD。原因是TCAD基本上是二维模拟，无法准确反映双极晶体管中十分重要的三维效果。比如，对高频特性影响较大的集电极基极间接合容量，因进行二维处理时不包含侧壁容量，因此会比实际容量小20％左右。

　　此次，通过使用美国新思科技的三维TCAD，得以将侧壁容量放入集电极基极间接合容量中考虑，因此获得了二维TCAD难以实现的、接近实测值的模型参数。另外，高阶还介绍了使用基于所得参数的VBIC模型，利用SPICE进行运算放大器电路模拟的例子。得到的模拟值与实测值完全一致。

　　尽管三维TCAD具备很多优点，但缺点是处理时间较长。高阶称，如果不将网格数量减少至二维TCAD时的1/3左右，就无法在现实的时间内完成处理。该公司已在IC产品设计中采用了基于此次三维TCAD的技术。

可确认高耐压连接件

　　最后登台演讲的是富士电机的山路将晴（技术开发本部元器件技术开发中心元器件开发部功率IC组小组长）。演讲题目为“A Novel 600V-LDMOS with HV-Interconnection for HVIC on Thick SOI”，除了这种SOI高耐压IC之外，他还介绍了一项TCAD应用事例。

　　山路首先介绍了演讲题目中提及的SOI高耐压IC。他表示，关于使用SOI底板的高耐压IC，目前市场上存在的产品均为550V耐压型（保证值）。山路等人目前正在开发耐压值超过该数值达到600V（保证值）、基于SOI底板的IC，此次他就开发过程中使用TCAD的事例进行了介绍。山路表示，使用TCAD的是该IC的高压端与电压位准移位器（Level Shifter）之间要求耐压值最高的部分（高耐压连接件）。

　　山路等人利用TCAD对该高耐压连接件可确保多大的耐压值进行了确认。该公司采用了在位于高耐压连接件下方的LDMOS设置两个移动p层来提高耐压值的方法。优化该p层的Doze量，可提高耐压值。山路在演讲时称，目前已通过TCAD模拟确认，能够获得680V的耐压值。另外，他还展示了为反映模拟结果而试制的LDMOS的照片并介绍了实测结果。

　　此次介绍的TCAD应用事例为自我分离型高耐压IC。该公司确认了TCAD对IC布局优化的有效性。在自我分离型高耐压IC中，确保负电压浪涌（Serge）耐性是设计的重点。具体而言，就是使高压端的n层拾取器（Pickup）与高压端的p层拾取器之间保持的距离适中。一般情况下，距离较远时可提高耐性，不过会导致芯片面积增大。

　　此次还利用TCAD进行了流入高压端pMOS晶体管的霍尔电流的瞬态模拟等。据介绍，通过这种方法，弄清了上述距离与霍尔电流量的关系，并确认了IC具有布局依存性这一点。该公司最终会将其反映在布局设计中。（日经BP记者：小岛 郁太郎）