平面CMOS工艺再获突破！研究人员揭开新技术的神秘面纱

比利时研究机构IMEC的研究人员和其在32nm CMOS项目的合作伙伴宣称取得了一个重大的突破，主要是可以通过使用基于铪的high-k电介质和钽-碳化物金属门来大大提升平面CMOS的表现能力。他们在华盛顿举行的国际电子设备会议上大致描绘该项技术的原理。

IMEC在32nm和低能32nm项目的合作伙伴包括Infineon、Qimonda、Intel、Micron、NXP、Panasonic、Samsung、ST、TI、TSMC，还有IMEC的CMOS研究的主要合作伙伴包括Elpida、Hynix。

研究人员称最低门限电压可以通过在门电介质和金属门之间使用一个及其薄的电介质层沉淀来实现。另外，激光退火工艺的应用也可以CMOS的门信号的最小宽度出现“有意义的缩小”这样可以有助于短信道的有效控制。同样的解决方案可以应用于FinFETs,可以成为22nm节点工艺的可能解决技术方案。

在CMOS中使用high-k电介质的最大挑战是在低表现时候导致的高门限电压。双重金属门和双重电介质相连可以解决这个问题，但是还有缺陷就是额外的加工步骤导致的更高的加工费用。

IMEC研发了一个更简单，花费更低的集成方案，只使用一个电介质栈和一个金属门。一个很薄的电介质层沉淀在门电介质和金属门之间，可以有效的调节CMOS电流的理想流向。另外激光退火取代常规退火也可以用来减少有效氧化层厚度。

研究者们在nMOS中使用了镧和镝作为沉淀层材料，在pMOS中使用了铝。均衡的最低电压Vt 在+/-0.25V浮动，并且在VDD=1.1V的情况下二者的驱动电流分别为1035uA和505uA，空闲值为100nA。成功的集成CMOS图示呈现为一个延迟15ps的上升震荡波形。

该小组还研发了一个有时间依据的介质击穿模型可以精确的测试出设备的可靠性。该模型是基于对硬击穿和包含成倍软击穿和耗损的统计分析。通过在high-k 金属门设备上使用这个测试模型，他们称已经成功的演示出了门电介质的超强性能。

通过与NXP Secmiconductors和TSMC的协作，小组研究人员得以成功的记录下该CMOS的“优良性能”（FinFET nMOS VDD为1V时，驱动电流为950uA/um，空闲50nA/um）和控制高、窄FinFETs短沟道效应，没有出现动态增进。

研究小组还对比物理气相沉淀(PVD)和原子层沉淀(ALD)，结果显示PVD技术在HfO2电介质上使用钛氮化物会比ALD技术的表现能力提升很多。研究人员同样还测试在FinFETs使用氧化镝，结果显示这个方案也可以成为22nm工艺的可能解决方案。