光电工程师社区

标题: IBM开发出可实现PRAM多值化的编码技术 [打印本页]

作者: update 时间: 2011-7-5 11:22
标题: IBM开发出可实现PRAM多值化的编码技术
美国IBM公司近日宣布，开发出了能实现PRAM（相变存储器）多值化（MLC化）的编码技术，并已使用90nm工艺的试制芯片验证了效果。详细内容已在2011年5月于美国举行的“International Memory Workshop”上发表。

IBM公司认为利用PRAM技术到2016年前后能使包括云计算在内的IT系统实现模式变革。因为PRAM的写入速度比NAND闪存高100倍，可擦写次数达1000万次，比NAND闪存的3000～3万次高得多。

不过，业内公认PRAM很难实现增大容量和降低成本所不可或缺的多值动作。因为PRAM存在已写入的存储器单元电阻值随时间升高的“漂移”现象。这主要是由非晶态可变电阻材料的分子结构随时间松弛而引起的。对于必须高精度读取存储器单元电阻值的MLC型PRAM而言，这是一大课题。

以前采取的对策是采用参考单元。就是利用已写入已知数据的参考单元的电阻值变化，随时间动态改变区分多值数据（电阻值）的阈值，以减小读取误差。不过，由于电阻值的漂移现象随机发生，因此利用该方法降低误码率（BER）效果有限。

此次IBM开发出了“抑制漂移的编码（drift-tolerant coding）”技术。通常，在由一定尺寸（代码长度）构成的单元组中，即使发生了漂移现象，单元之间的电阻值相对大小关系（顺序）也基本不会改变。鉴于这一点，利用电阻值的相对顺序对信息进行了编码。

利用90nm工艺的PRAM试制芯片验证效果，结果表明：在以2bit/单元写入的200K个单元阵列中以室温保存数据30天后的BER达到了10－5左右。BER数值比原来采用参考单元的方法低1个数量级。此次的技术结合简单ECC（纠错码），可把BER降至10－15以下，达到存储器用途所需要的水平。

另外，PRAM的可变电阻膜采用的是Ge2Sb2Te5。试制的90nm工艺芯片采用了4层Cu布线，芯片面积为2.7mm×2.2mm。芯片上配备有两个2M的单元阵列。实验中使用了其中一部分单元阵列。另外，编码等控制器处理采用了FPGA。

该贴已经同步到 update的微博

欢迎光临光电工程师社区 (http://bbs.oecr.com/)