基于WDM技术的光片上网络

update · 发表于 2010-11-25 09:38:50

作者：张晶、顾华玺，西安电子科技大学

1 引言zvM光波通信
随着半导体工艺技术的发展，IC设计者能够将越来越多的电路功能集成到单一硅片上。在单一芯片上实现复杂的系统成为可能，于是在20世纪90年代初，出现了片上系统（System-on-Chip，简称SoC）的概念。基于IP核复用技术的SoC设计逐渐成为超大规模集成电路设计的一个重要领域。在SoC的单一共享总线结构中，所有的IP核共享一条总线。然而随着半导体工艺技术的持续发展，总线也渐渐成为限制集成电路快速发展的瓶颈，主要表现在：电路规模越来越大，片上集成的IP核越来越多，总线结构可扩展性差的问题就越来越突出，带宽也无法随着IP核的增加而扩展；总线结构要求全局同步，但是随着工艺尺寸越来越小，工作频率越来越高，达到10GHz以后，连线延时造成的影响将严重到无法设计全局时钟树的程度。而且由于时钟网络的庞大，其功耗将占据芯片总功耗的大部分。由单一系统时钟同步全局芯片的工作将极其困难。

1999年左右几个研究小组提出了一种全新的集成电路体系结构——片上网络（NoC，network-on-chip）。其核心思想是将计算机网络技术移植到芯片设计中来，从体系结构上彻底解决总线架构带来的问题。NoC不仅具有良好的可扩展性，还提供了很好的并行通信能力，是替代总线通讯方式的一种理想解决方案。NoC以分组交换作为基本通信技术，采用全局异步局部同步（Globally Asynchronous Locally Synchronous，GALS）的通信机制，也很好地解决了单一时钟同步的问题，为10亿晶体管时代提供了一种可行的片上通信机制。

随着超大规模集成电路工艺尺寸的缩小，电路集成度和工作频率的提高，芯片上互连线的寄生效应如寄生电容、延迟时间、信号串扰等问题变得十分显著。当集成电路工作频率迅速提高至几GHz甚至更高时，基于金属的常规电互连将无法高效地传输信号，特别是不适用于信号的长程传输。此时，必须引入新的互连方法来解决这些瓶颈问题。自1984年国际著名的光学专家J. W. Goodman提出在超大规模集成电路（VLSI）系统中采用“光互连”技术以来，光互连作为一个有效解决电互连潜在问题的办法近年来备受关注，在美国、日本、欧洲，有很多研究机构都在进行这一领域的研究，国内如华中科技大学、天津大学等一些高校和研究所在光互连的理论和基础研究方面也做了一些工作。光互连与常规的金属互连相比，具有卓越的潜在优势：更高的互连集成、更大的频带宽度、更低的功耗、极小的信号延迟、精确的时钟分配、系统的同步化以及设计的简化等。基于这些优势，一种新的芯片设计理念——光片上网络（ONoC，optical network-on-chip）应运而生。

将光互连引入NoC可以解决目前基于电互连的NoC所面临的功耗和性能问题，是一个很有前途的研究领域。而波分复用技术（WDM）可以在同一根光纤上同时传输多路光信号，充分利用光信道的带宽，所以研究人员也尝试将WDM技术引入ONoC中，增加系统的传输容量、降低成本。同时，复用在同一根光纤中传输的多个不同波长的光信号也可以独立地进行路由选择和检测，其波长还可以作为源、目的或者路由的标识地址来确定通信的路径，进一步解决ONoC中关键的路由问题。早在2004年，M. Briere等人先提出了一个可用于分析ONoC中集成光器件的工具并对ONoC的仿真流程进行了简要描述。接着，针对以电为核心的路由器也逐渐成为通信瓶颈这一事实，M. Briere等人又提出基于WDM技术的光路由器，并利用这样的光路由器构造出可以无竞争的传输信息的网络拓扑。

一些研究人员致力于设计新型的光互连网络[1-3]。为了解决多核系统中处理器内核数目增加之后所带来的主存带宽问题，C. Batten等人提出把单片硅光技术和优化的存储处理器mesh网络结构结合起来，利用基于WDM的光技术来扩展多核处理器系统的带宽，以获得更好的性能[1]。A. Joshi等人则着眼于互连网络对片上系统的性能和功耗方面的影响，利用硅光技术设计的8-ary、3-stage光Clos网络，不但具有良好的可扩展性，也可以提供均匀的低时延和均匀的高带宽，极大地改善了系统的性能[2]。

2 光器件的发展zvM光波通信
半导体集成电路工艺水平的日趋成熟和新型半导体材料技术的不断发展推动了集成光器件的发展。目前CMOS工艺已达到十分成熟的水平，用于光互连的光发射器件、传输器件、调制器和光电探测器等都取得了突破性的进展。下面借助图1所描述的基于WDM技术的光链路对ONoC中所使用的光器件作一简单介绍。

图1：基于WDM技术的光链路。

在图1中，节点i通过光电调制器将信息调制到激光器发射的波长λi上，调制后的信息在波导上传输，目的节点j通过光滤波器过滤出λi上的光信号，并将其传送给光电探测器转换成电信号。

2.1 激光器zvM光波通信
半导体发光器件按发光材料的不同分为硅基发光器件和非硅基发光器件，其中后者主要是III-V族半导体发光器件。虽然III-V族材料如基于GaAs和InP的发光器件的发光效率很高，但是其价格昂贵、热学机械性能较差，且不能与现有的标准集成电路工艺兼容。硅材料是超大规模集成电路工艺的主要材料，所以利用硅或与硅兼容的材料作为基本材料，采用成熟的标准集成电路工艺的发光器件在制造成本和工艺成熟度上都具有III-V族半导体发光器件无可比拟的优势，是ONoC的首选方案。但是由于硅材料存在间接带隙的特性，发光过程必须要有声子的参与，发光效率很低（<10-4），一直不被认为是制作发光器件的理想材料。直到1955年Newman发现硅PN结在反偏状态下能发射可见光，这一现象的发光原理和相关器件一直被研究人员所关注，由此开始了硅基光发射器件发展的新历程。1999年首次报道的与标准集成电路工艺兼容、利用2微米标准CMOS工艺制作的硅发光二极管及2001年采用各向异性刻蚀技术研制出的硅基发光二极管由于在发光效率、工作寿命、调制速度等方面不够理想，并不适于单片集成。1990年，Canham在室温条件下观察到的多孔硅发光现象也开启了基于多孔硅量子尺寸效应的硅基发光器件的研究历程。虽然多孔硅发光器件有望与大规模集成电路工艺兼容，但是在稳定性、工作寿命、调制频率特别是发光效率等方面都存在严重的不足，仍需要长时间的研究。

2005年，Intel公司根据硅的拉曼散射效应成功研制出世界上第一支全硅拉曼激光器，标志着硅基光电子研究进入一个崭新的时代。随后该公司又实现了改进的全硅拉曼连续波激光器。但是由于该器件尺寸较大，且谐振腔的形成需要在两端面淀积高反射涂层，难以实现与其它光器件的单片集成。在硅基光电子近几年的发展中，已经研究出多种适于单片集成且性能较高的硅激光器，如可单片集成的拉曼硅激光器、可调耦合腔激光器（micromachined tunable coupled-cavity laser，CCL）、跑道型锁模硅衰减激光器（racetrack mode-locked silicon evanescent laser，ML-SEL）、分布反馈硅渐失激光器（Distributed Feedback Silicon Evanescent Laser，DFB-SEL）、分布半导体环激光器、硅平台上的混合微盘激光器等。虽然这些新型的激光器已经可以与其它光器件在芯片上集成，但是由于尺寸较大，仍无法满足ONoC设计中对面积的严格要求，所以在目前的研究中，出于对面积和功率的考虑，ONoC使用的仍然是片外的激光器，通过纵向耦合器和片上波导耦合在一起。为了利用WDM技术的优势，利用峰-峰间隔发射不同波长的多波长激光器也吸引了众多研究人员的兴趣。在2006年，L. Zhan等提出的线性腔布里渊掺铒光纤激光器已经实现了多达160个波长的同时激发。在国内，南开大学实现的室温稳定的宽带多波长激光器发射的波长也可达50个。

2.2 波导zvM光波通信
波导是光传输的路径，通过使用折射率高的内部材料和折射率低的外部材料这样的结构来约束光的传输。低损耗，小尺寸的波导对于ONoC的设计至关重要。目前制作片上光波导比较常用的材料是硅和聚合物。和硅波导相比，虽然聚合物波导的折射率较小，传输速度较高，但是在布局上该波导需要较大的间隔，因而带宽密度较低，且聚合物波导要求的调制器驱动电压和工作频率也较高，并不符合ONoC的应用需求。基于SOI（Silicon–on–insulator）工艺的硅波导，对光的约束力较强，泄漏损耗很小，在对布线密度和面积要求严格的ONoC中，显然硅波导更能获得研究人员的青睐。在近几年的研究中，已经提出了多种基于不同技术实现的SOI硅波导，都在不同程度上减少了波导的传输损耗。其中，W. Mathlouthi等人用标准光刻图案和反应离子刻蚀技术（standard photolithographic patterning and reactive ion etching techniques）实现的浅脊波导的传输损耗最小，低至0.2dB/cm。2009年，J. Cardenas等人实现的波导的传输损耗是0.3dB/cm，对于90°、50μm半径的弯曲，弯曲损耗低至0.007dB，可提高波导在芯片上的集成密度。目前在ONoC中比较常见的应用是在一根波导上利用WDM技术单向复用64个波长，双向传输则可复用128个波长，极大地提高了信息的传输速率。

2.3 光电调制器zvM光波通信
调制器在驱动电路的作用下根据电逻辑器件发送的数字信号对激光器发射的光波进行调制，将数字信息加载到特定波长的光波上，类似于一个把电信号转换成光信号的光电转换器，调制后的光信号在波导上传输。由于硅材料不具备良好的电-光效应，在硅上直接实现电光调制比较困难。目前最合适的调制方案是基于自由载流子的等离子扩散效应，即通过改变载流子的浓度引起折射率的变化来实现调制。比较具有代表性的两种调制器分别是基于MOS（metal-oxide-semiconductor）电容的马赫曾德调制器和基于微环谐振器的P-I-N二极管调制器。其中，马赫曾德调制器在硅波导中植入MOS电容，借助马赫曾德干涉仪实现调制，虽然调制速度比较高（>10GHz），但是消耗的面积（器件尺寸大约10mm）和功耗（30-60pJ/b）也比较大。鉴于以上不足，目前大多数ONoC研究人员倾向选择微环谐振器作为调制器。其调制原理如下：通过注入电荷和改变温度来调节谐振器的谐振波长，如果输入光信号的波长与谐振器的谐振波长相匹配，信号耦合进谐振器，此时谐振器处于“on”状态，否则，谐振器处于“off”状态，光信号继续沿着波导传输。由于尺寸较小（半径5微米）、功耗较低（1pJ/b）、适合在面积有限的芯片上集成等优点，微环谐振器作为调制器已经在ONoC中得到了广泛应用。

2.4 光滤波器zvM光波通信
光滤波器是一种波长选择器件，在WDM技术中每个光接收机都必须选择所要接收的光波，因此光滤波器是光接收器件必不可少的组成部分。ONoC中较常用的环形滤波器本质上也是微环谐振器。利用谐振器的谐振原理从波导中滤取特定波长的光信号，将其传输到光电探测器进行进一步处理。在制造时，要求滤波器对频率具有高度灵敏的选择性。在WDM技术中，滤波器和调制器是一对需要相互配合的设备。在一根波导上所传输的N个光波中，如果调制器可以将信号调制在波长为λi的光波上，相应的，接收端必须要有可滤取波长λi的光滤波器。

2.5 光电探测器zvM光波通信
光电探测器的作用是将从滤波器接收到的光信号转换成电信号，便于电子逻辑器件对信息进行处理。ONoC要求的光电探测器应具有高速度、高响应度、低暗电流和低工作电压等特性。由于锗的吸光性较好，也没有III-V半导体材料那么昂贵，而且更容易和硅集成电路工艺兼容，因此目前的光电探测器大都采用锗或者锗化硅（SiGe）作为吸收材料。目前性能较高的光电探测器能够达到90%以上的量子效率和0.4A/W的响应度，暗电流只有100nA。由于光电探测器输出的电信号很微弱，必须要需要经过跨阻放大器放大后才能送至电子逻辑接收器件。

3 基于WDM技术的光片上网络实例zvM光波通信
与标准集成电路工艺兼容的光器件的成熟发展推动了基于WDM的光互连技术在NoC中的进一步应用。根据拓扑结构的不同，本节主要介绍两种分别基于mesh结构和Clos结构的光网络。相比于传统的电网络，这两种片上光网络利用了发展成熟的光技术，在改善系统的性能方面具有明显的优势。

3.1 基于mesh结构的光网络zvM光波通信
在传统的基于mesh互连网络的存储处理器系统中，处理器核和主存储器DRAM模块之间的访问通过分布在mesh网络路由器中的电接入点实现。在一个具有MxM个处理器核，N个DRAM模块的存储处理器系统中，共包含N个电接入点分别与各DRAM模块通过片外的I/O管脚相连。其处理过程如下：处理器核对DRAM模块i的访问请求首先在mesh网络内路由到与该DRAM模块相连的电接入点，然后经I/O链路发送至DRAM模块；DRAM模块的响应沿I/O链路送至接入点后，在mesh网络内路由至发送请求的核。随着网络中处理器核数目的增多，一个接入点需要处理的访问请求也会显著增多，显然I/O链路的带宽会成为限制多核系统性能的瓶颈。因而，C. Batten等人考虑利用光信道的带宽优势，用光I/O管脚代替电I/O管脚，处理器核与DRAM模块之间的访问信道用基于WDM技术的光波导链路实现，可提高网络的吞吐性能。

但是网络中所有的核都要通过特定的某一个接入点才能访问DRAM模块i，距离较远的核就需要经过多跳才能路由至该接入点。而多核系统的网络规模较大，这样的全局路由模式也是一个明显的瓶颈问题。因此C. Batten等人将系统中所有的处理器核平均分为若干个组，在每个组的子mesh网络中分布N个接入点分别与N个DRAM模块相连，且各小组和各DRAM模块之间的光访问信道以crossbar的形式实现。这样，在组内部，处理器核即可通过合适的接入点访问到各DRAM模块，网络的吞吐性能可进一步得到提高。在图2所示的16核、3个DRAM模块的系统物理布局图中，核均分为4个组，每个组分布3个光接入点，可分别连接3个DRAM模块。利用WDM技术，每个光接入点提供4个波长，相应组中的每个核均可通过其中一个特定的波长同时访问DRAM模块i而不会发生干扰或阻塞。相比于传统的基于电的多核存储处理器系统，利用WDM光技术的多核系统结构可以将吞吐性能提高10-15倍，这对未来多核系统的应用具有很重要的意义。

图2：4x4存储处理器光网络。

3.2 基于Clos结构的光电网络zvM光波通信
传统8-ary 3-stage Clos结构是一个3级网络结构，如图3（a）所示，每一级包含8个路由器，第一级的每个路由器分别连接8个输入IP核，第三级的每个路由器则分别连接8个输出IP核，相邻级路由器之间共实现64个连接。A. Joshi等人结合WDM技术及各种光器件设计出的8-ary 3-stage光电Clos网络可提供超低时延和超高带宽。在这个基于点到点链路设计的光电Clos网络中，IP核与路由器之间的连接基于电实现，每一级路由器中的第i个路由器组成的路由器组内部的连接以电实现，各路由器组之间的连接则以基于WDM技术的光链路实现。这些光链路相当于传统Clos网络结构中路由器之间的点到点链路，利用波长作为路由标识，负责完成网络中的信息在路由器之间的转发。

图3：8-ary 3-stage光Clos网络物理布局。

如图3（b）所示，IP核A、B之间通信时，A的信息在R（0,3）处调制到波导链路所提供的波长上，R（1,5）接收信息并将其调制到第二、三级路由器之间的波导链路上，R（2,4）在相应波长上接收信息，并发送给目的IP核B。整个网络中，每根波导上放置64个调制器和64个滤波器，利用WDM技术可以在单向上复用64个波长，当时钟速率是5GHz时，在均匀流量模式下每个IP核可达到的理想吞吐是128b/cycle。利用单波导双向传输技术后，每根波导上可复用128个波长，带宽利用率更高，只是需要的调制器环和滤波器环也会增多。仿真结果证明，光Clos网络所使用的调制器环和滤波器环数目相对较少，所需光功率，热调制功率和面积开销都比较小，适合ONoC应用。

基于WDM技术的光片上网络可以提供超高的带宽、极低的时延，是解决未来多核系统面积和功耗问题的有力方案。

注：本文得到基金项目的资助：国家自然科学基金（No.60803038 No.60725415），国家重点实验室专项基金（No.ISN090306）。

参考文献zvM光波通信
[1] Batten, C., et al. Building Manycore Processor-to-DRAM Networks with Monolithic Silicon Photonics. in High Performance Interconnects, 2008. HOTI '08. 16th IEEE Symposium on. 2008.zvM光波通信
[2] Joshi, A., et al. Silicon-photonic clos networks for global on-chip communication. in Networks-on-Chip, 2009. NoCS 2009. 3rd ACM/IEEE International Symposium on. 2009.zvM光波通信
[3] Xuezhe, Z., et al. Silicon photonic WDM point-to-point network for multi-chip processor interconnects. in Group IV Photonics, 2008 5th IEEE International Conference on. 2008.

luochanv · 发表于 2010-11-25 16:17:00

3Q呵呵

刺_客 · 发表于 2011-7-14 09:58:09

哈哈

[资料] 基于WDM技术的光片上网络

发表回复

浏览过的版块


热搜: 防雾膜棒料红外反射膜光电二极管镀膜机反射膜光谱仪光电探头真空镀银滤光片光器件应用光学 zemax激光远心镜头 sio2 增透膜离子源栅网 zemax 论文高反膜半反半透膜