可编程逻辑设计软件

[可编程逻辑设计软件].TLF-SOFT-ALTERA.QUARTUS.II.v10.SP1.ACDS-EcHoS.iso (7.15 GB)


对于CPLD、FPGA和HardCopy ASIC设计，Quartus II 10.0是业界性能和效能首屈一指的软件。

10.0版支持Altera为带宽而打造的高性能新器件：集成了12.5-Gbps收发器的Stratix V GX和GS FPGA。Stratix V GX FPGA适用于高性能、宽带应用。Stratix V GS FPGA面向高性能精度可调数字信号处理(DSP)应用，提供业界第一款精度可调DSP模块。

今后的Quartus II 软件版本还将支持部分重新配置功能，Stratix V FPGA所具有的特性降低了功耗和成本，减小了电路板面积，提高了逻辑规划效率。

10.0版进一步发挥了Quartus II 软件的效能优势：

● 在高密度设计中，编译时间比最相近竞争产品快2至3倍。
● 新的收发器工具包提供实时收发器接口和误码率测试功能。
● 扩展快速重新编译支持，进一步缩短了编译时间，更好的保留了时序。
● 增强QXP文件，为设计重用建立并维持内部定制知识产权(IP)库。
● 新的自助服务许可中心，为需要的所有软件和IP许可提供一站式服务。

Quartus II v10.0 服务包 SP1 特性：

● 包括其他软件和GUI增强功能
● 为Statix V器件提供支持（增加了为DDR和HSSI功能提供仿真支持和增量编译支持）
● 为EP4SE820, EP2AGX190, EP2AGX260和所有Cyclone IV E 1.0-V器件提供最终时序模型

● 为Cyclone III LS和Cyclone IV E器件提供最终功率模型